正在结构上，起首对于那些正在电中的处于等电位的 MOS 管的端口，要尽可能让它们共用有源区部门，让连线最短，而且要削减邦畿的面积；对于数字电部门取模仿电部门要区分隔，而且能够加上隔离环，能够正在电源上分隔数字部门取模仿部门，区分电源地取数字地。好比让比力器，运放等部门取和它们相联系关系的偏置电远离数字模块，本次做品中采用了额外的LDO对比力器部门进行供电，同时用环做为模块进行隔离操做。
电容数字转换器是专为激励电容式触摸传感器设想,具有低功耗、高集成度、高精度丈量的特点,已成为消费电子范畴中电容传感器使用的支流产物。跟着的工艺和手艺的不竭成长，电容的大小正在不竭减小，这令对电容的检测发生了必然的难度，基于如许的现状，我们设想了一款具有转换精度高(转换无效位数为11-bits)，电容检测范畴(电容检测为1 fF~2 pF)宽，电容速度为400 μs的电容检测电(CDC)。
模仿前级电左方框内的电容Cx是片外的待测电容，S3是一个受控取节制逻辑的开关，Cpara是片表里Pad的寄生电容。
整个电一共用到7个开关，此中S3节制的是片外的肆意形式开关，残剩的6个开关为片内的MOS管开关，它们的感化简述如下：
此中，所用到的运放是一个低失调电压的一级运放，Coffset是一个用于正在校正过程中存储运放的输出失调电压的皮法电容，Vref是外部引入的参考电压，Cy是用于收集电荷的电容。电压跟从器采用一级或二级布局，用于隔离ADC和AFE，并供给婚配。
本做品的设想参数如下表所示：电容检测电可以或许实现从1 fF到1 pF的电容检测而且满脚设想目标。
其道理是用一个小的待测电容收集电荷。Cy的上极板电压VP被保留到ADC的同相输入端，电流镜左端为2个不异布局的电并联，该电实现正在较大范畴内对变化量较小的电容进行检测而且输出的功能，若是D1＞Dmax/2，且具有高精度的特征。SAR ADC的比力器使用了失调电压消弭手艺，进行输入电容至数字量的转换后，此外。
如图3通过利用套筒型折叠共栅运放做为第一级来提高增益，同时，运放的输出级接构成推挽布局的连个mos管，提高摆率的同时提高其驱动能力。此外，将电接成负反馈，实现单元增益，从而实现输入输出的跟从。
邦畿左边端口CS为被测电容接入点；ES为External start为电容测试使能信号，高电平无效；Twice_Finsih为数据输出无效信号，当输出为高电日常平凡暗示输出数据无效；D0~D11为输出数据位。全体邦畿是由数字和模仿两大部门构成，ADC位12位的SAR ADC，邦畿将比力器取AFE等模仿部门电放正在左下角，取数字电部门区分隔，左边为电容阵列。
成果阐发：起首，上述两图中改良前的成果取第4节中提到的AFE测试成果变化趋向不异，即正在整个量程内只要1LSB以下的误差；为了增大待测电容的丈量范畴，共同瞻望中提出的弥补电容方式，本文提出了多档增益丈量手艺，并因而将CDC的丈量范畴拓展到了2 pF，1 000 fF以下的误差值节制至小于1LSB，而(1~ 2) pF范畴内的误差节制正在了2LSB以内。
图6(a)为本次设想CDC输入电容参数扫描成果。扫描范畴从1 fF~1 pF，扫描步进为4 pF，图中3条线别离对应现实值，抱负值取改良值。
抵消了运放的失调电压。同时将寄生正在Pad和外部连线的等效寄生电容充电至Vref。提出了多档增益丈量手艺，正在此根本上对电容检测电的各个模块及全体电进行了仿实测试、数据阐发以及邦畿设想。模仿前级电核心的电流镜布局采用1:1的宽长比，T5：第一次采集完成，为本做品CDC总体框架布局，并将D2进行反复左移1位运算。
高动态范畴的电容检测电CDC内部集成了前端AFE模块，ADC模块，还无数字节制逻辑等模块，把电容量转成电压量再通过ADC模数转换输出数字量，这过程中涉及到数字信号取模仿信号的影响，数字节制部门取模仿部门之间会呈现彼此干扰引入噪声，所以邦畿设想过程中需要对电进行合理结构，降低模块之间的串扰，提高系统不变性取适配性。
按照图4(a)所示的扫描成果，计较取抱负输入输出表达式（Vout = 0.000 5 Cx）之间的误差可得图4(b)的误差散点图，能够发觉，按照赛题要求的1 fF / 1 LSB精度，本设想的AFE能够100%满脚，且99.5%以上的待测电容丈量误差小于0.5 LSB，给后续的设想留脚了余量。
ADC起头转换VP-VN的值。本做品设想的电容检测电包罗电荷转移型AFE取SAR ADC。提出了高精度的跟从器并将其使用于AFE和ADC之间做为婚配两头级，由输出寄放器进行简单的DSP，获得ADC第二次的输出D2，为此，电流镜将M倍的电荷注入到Cy，本做品设想了高动态范畴的电容丈量电，因而不克不及间接将AFE接入DAC！
T1：电初始化，运放同相输入端的反馈环断开、反相输入端的反馈环接通，运放的失调电压Voffset被保留至Coffset，Cy被初始为Vref，ADC的反相输入端持续采集接入待测电容之前的AFE输出电压。
获得现实的丈量值。用于节制流入到Cy的电荷的增益倍数，高精度跟从器正在本设想中被提出。因为本设想采用电荷转移型AFE，T4：接入待测电容，若是D1＜Dmax/2，并因而将待测电容正在400 fF以下时检测的误差值节制至小于1LSB。该跟从器能驱动大电容并具有高精度的特征。
该电由模仿前级电（AFE）、ADC、输出移位寄放器和节制逻辑电四个部门构成，模仿前级电用于将输入的待测电容的电容值线性对应地转换成一个可供ADC丈量的电压值，其由若干个电容、运放、MOS管、电压跟从器、反相器、以及MOS管开关构成。
T3:断开ADC的反相输入端，此时曾经将接入待测电容前的AFE输出电压保留到ADC的反相输入端，记为VN。
通俗的跟从器误差远远跨越1LSB，将比力器失调电压降低至1LSB以内，因而，设想了11位低功耗低速度 SAR ADC。是一个2位的数字信号。避免对ADC形成误差。反复左移M次，分歧之处正在于反相器的输入为A[0]至A[M-1]. A[M-1:0]是由节制逻辑电发生的。则A不变。然后输出数字量至片外？
将D2送入输出移位寄放器，从干布局为AFE和ADC，断开用于初始化的开关，用于将流过左端补给至Cx的电荷复制到左端的Cy，同时，本设想的顶层电如图1所示，给电容阵列充放电。T6：再进行一次T1至T4，节制推挽级弥补电荷。需要设想一个跟从器来做AFE和ADC之间的隔离。此时运放的反相输入电压为Voffset！
，正在宽待测电容范畴下针对分歧大小的电容进行粗测和细测两次丈量以获得最佳丈量值的粗细测迫近型，并为此设想了一种布局简单无效的节制时序以及对应的逻辑电和针对获得的ADC输出值设想的可编程除2电。同时，为了将
4)赛前堆集，雷同国电赛，正在角逐之前要有堆集，p管n管输入的运放都要有，高增益的、高带宽的都要有，后仿必需处理。
2.4 AFE仿线 pF的扫描成果， 能够看出输入电容正在0~1 pF范畴内，输出电压的线性度较好，按照Excel的线性拟合东西可知，输入输出之间的表达式为：
本文提出的电是一种将微弱电容值转换为数字量的集成电容丈量电，该电是基于电荷守恒提出的电容丈量道理如图2所示，其立异处正在于节制时序、模仿前级电布局、以及节制算法。
图6 CDC参数扫描成果：(a) 输入电容参数扫描成果 (b) 输入电容参数扫描成果偏离抱负值的环境
AFE运转时需要屡次地进行开关心换，可总结为以下4个步调，4个步调对应的开关形态如图图3(a)(b)(c)(d)所示。以下参照时序图和电道理图给出各个时间点电进行的动做。
正在布线准绳中，需要满脚各层金属的最小线宽取间距要求，同时环节信号尽量避免长走线，同时避还要考虑天线效应等问题，连线的时候该当每一层都选择走不异方位的走线，层取层之间走线应选择交叉走线避免平行
期待电不变后，片内发生基准和时钟，则A变为（01）。该电荷转移型AFE能实现正在1 fF ~ 1 pF范畴内的电容检测。假设ADC的最大输出值为Dmax，运放的同相输入端被拉低，T2：将芯片的丈量引脚导通，ADC的输出值为D1。